UPT Perpustakaan UM

  • Beranda
  • Informasi
  • Repository UM
  • SIPADU UM
  • OPAC SIPADU

Pencarian Spesifik

Pencarian berdasarkan :

SEMUA Pengarang Subjek ISBN/ISSN Pencarian Spesifik

Pencarian terakhir:

{{tmpObj[k].text}}
No image available for this title

Skripsi

Penerapan current mirror berbasis floating gate metal oxide semiconductor field effect transistor untuk menurunkan konsumsi daya pada active device / Muhammad Rafli Dwi Suryanto

Dwi Suryanto, Muhammad Rafli - Nama Orang;

Abstrak
ABSTRAK Suryanto Muhammad Rafli Dwi. 2022. Penerapan Current Mirror Berbasis Floating Gate Metal Oxide Semiconductor Field Effect Transistor Untuk Menurunkan Konsumsi Daya Pada Active Device. Skripsi Departemen Teknik Elektro Fakultas Teknik Universitas Negeri Malang. Pembimbing (I) Sujito S.T. M.T. Ph.D. (II) Ilham Ari Elbaith Zaeni S.T. M.T. Ph.D. Kata Kunci Konsumsi Daya MOSFET Floating Gate Current Mirror Active Device Konsumsi daya sirkuit terpadu adalah salah satu pertimbangan paling bermasalah yang mempengaruhi desain chip berkinerja tinggi dan perangkat portabel. Studi tentang metodologi desain hemat daya sekarang juga harus mencakup mata pelajaran seperti sistem pada chip perangkat lunak tertanam dan masa depan mikroelektronika. Desain elektronik daya rendah mencakup semua aspek utama desain IC berdaya rendah dalam teknologi submikron dalam dan membahas topik yang muncul terkait dengan desain masa depan. Desain daya rendah menjalankan dengan pengkondisian perangkat untuk bekerja pada tegangan rendah dan efektivitas saat ini dan konsumsi energi yang lebih efisien untuk merampingkan kekuasaan dalam perangkat maka bisa menahan selama mungkin dan tidak membutuhkan waktu pengisian terus menerus. Pada pembahasan ini akan dibahas bagaimana desain MOSFET menggunakan teknik Floating gate dengan teknologi 45nm yang di harapkan dapat menurunkan konsumsi daya pada Active device. Tidak seperti teknik lainnya Floating gate memiliki kopling kapasitif untuk mengontrol tegangan pada Floating gate menyediakan cara optimal untuk menyetel tegangan ambang MOSFET dengan menerapkan tegangan bias yang sesuai. Pengujian dilakukan menggunakan Cadence Virtuoso design Environment menggunakan teknologi 45nm. Hasilnya pengujian mengalami penurunan konsumsi daya pada Active Device hingga 56.6%. Rangkaian juga menghasilkan keluaran frekuensi hingga 4 GHz juga menurunkan kebutuhan tegangan suplai sehingga cocok untuk Low Voltage-Low Power Application


Informasi Detail
DDC
SKRIPSI DIGITAL
Prodi
Universitas Negeri Malang. Program Studi Teknik Elektro, 2022.
Deskripsi Fisik
xiii, 38 lembar : ilus.
Bahasa
Indonesia
No Reg
1276/RS/23
Edisi
Skripsi (Sarjana)--Universitas Negeri Malang. 2022
Subjek
1. TRANSISTOR - KONSUMSI DAYA
2. TRANSISTORS - POWER CONSUMPTION

Pembimbing
1. Sujito, S.t., M.t., Ph.d ; 2. Ilham Ari Elbaith Zaeni, S.t., M.t., Ph.d
Lampiran Berkas
You must be logged in to get fulltext


UPT Perpustakaan UM
  • Berita

Tentang Kami

TIM IT Perpustakaan 2023

Cari

masukkan satu atau lebih kata kunci dari judul, pengarang, atau subjek

Donasi untuk SLiMS

Pilih subjek yang menarik bagi Anda
  • Karya Umum
  • Filsafat
  • Agama
  • Ilmu-ilmu Sosial
  • Bahasa
  • Ilmu-ilmu Murni
  • Ilmu-ilmu Terapan
  • Kesenian, Hiburan, dan Olahraga
  • Kesusastraan
  • Geografi dan Sejarah
Icons made by Freepik from www.flaticon.com
Pencarian Spesifik